2021. 2. 11. 02:04ㆍSemiconductor
VLSI
[ Very Large Scale Integration ]
초 대규모 집적회로라고도 하며, LSI의 집적도를 더욱 높인 것이다. 집적도는 1칩당 논리회로로 1만개~100만개, 기억용량으로 256킬로비트(KB) 정도이다. 이 VLSI는 MOS 기술, 미세 가공기술, 자동설비 기술의 고도화에 따라 최근 개발된 것이며, 앞으로 프로세서의 소형·경량화, 저가격화에 도움을 주리라 생각된다.
[네이버 지식백과] VLSI [Very Large Scale Integration] (정보통신용어사전, 2008. 1. 15., 윤승은)
집적회로(Integrated Circuit) 은 많은 전자회로 소자가 하나의 기판 위에 있는 초소형 구조의 복합적 전자소자 또는 시스템 이다. 그니까 트렌지스터,다이오드,캐패시터들의 부품을 따로 연결하지 않고 칩에 통째로 모아서 올려버린 것이다.
집적도 라는 것은 칩 안에 얼마나 많은 수의 소자가 들어가느냐를 의미하는데 최근엔 다 작은 면적에 많은 소자가 들어가니 lsi vlsi 의 구분의 의미는 크지 않을 것 같다.
VLSI 의 설계 과정을 살펴보면..
설계도 중요하지만 검증하는 과정이 상당히 중요하다는 것을 확인할 수 있다.
Simulation,DRC,LSC, Post sim 같은 과정들을 통과하지 못하면 다음 단계로 나갈 수가 없다.
Chip 이 커지다 보면 소자를 한땀한땀 디자인 하는게 어려우니(그래도 되긴 하다) , 설계&검증 과정에 HDL 이라는 프로그래밍 언어를 사용하게 된다. hardware description language 이라는 이름에서 알 수 있듯이 전자회로의 구조와 행동을 표현하는데 사용되는 언어이며 특히 디지털 논리 회로에 사용된다. HDL로 기술된 하드웨어를 시뮬레이션 해볼 수도 있고 합성해서 netlist 형태로 변환할 수 있다. Netlist 는 실제로 각 소자들이 어떤 크기이고 어떻게 연결되어 있는지에 대해 기술이 되어있는 파일로 일종의 설계도라고 볼 수 있다. 이 Netlist 가 P&R(placement & routing) 과정을 통해 칩 위에서 각 소자가 어디에 위치할지 지정되고나면 이것을 post netlist 라고 한다. 시뮬레이션을 통과하고 설계도면이 완성되면 fab 에 보내서 칩을 찍어내기위한 mask를 만들고 여러 공정을 거쳐서 칩이 만들어진다.
HDL을 통해 설계하는 방법은 전자설계자동화 의 일종으로 Electronic Design Automation(EDA)는 ECAD(Electronic Computer-Aided Design)이라고도 불린다. 일반적으로 설계자동화에 사용하는 툴들을 eda tool 이라고 부른다.
HDL 이 다른 프로그래밍과 다른점은 "timing"에 대한 개념이 들어간다는 것이다. 이 이야기는 나중에 정리하고, verilog 는 HDL 언어 중 하나이다. 설계할 때 뿐 아니라 검증할때도 verilog 언어가 사용된다.